title: Parametrisierung simulations-basierter Software Probing-Security Analyse für spezifische CPU-Implementierungen subtitle: “Masterthesis oder HiWi Job”

Summary for listings and search engines

summary: Masterthesis oder HiWi Job

Link this post with a project

projects: [leak]

Date published

date: “2025-01-31T00:00:00Z”

Date updated

lastmod: “2025-01-31T00:00:00Z”

Is this an unpublished draft?

draft: true

Show this page in the Featured widget?

featured: false

Featured image

Place an image named featured.jpg/png in this page’s folder and customize its options here.

image:

caption: ‘Image credit: Unsplash’

focal_point: ""

placement: 2

preview_only: false

authors:

• nicolai

tags:

• Masterthesis

- Bachelorthesis

- R&D Study

• Student Assistant

categories:

- Job offer

Motivation

Seitenkanalangriffe gewinnen zunehmend an Bedeutung, wenn wie z.B. im Falle einer Smartcard, die Hardware in die Hände des Angreifers gelangen kann. In so einen Fall muss die Hardware-Software Kombination gegen Angriffe auf die Implementierung geschützt sein.

Um die Sicherheit von Hardware-Software Kombinationen gegen Seitenkanalangriffe zu evaluieren können heutzutage Software-Tools verwendet werden, welche z.B. auf Basis eines Leakage-Modells sowie einer Ausführung der Software in einem Emulator arbeiten.

Da die verwendeten Leakagemodelle generisch arbeiten, treffen die Aussagen der Tools nicht zwangsläufig genau auf eine Hardware-Implementierung einer CPU zu, wodurch ggf. die falschen oder mehr Schutzmaßnahmen auf der Software-Seite ergriffen werden könnten als notwendig und somit die Performance der Implementierung beeinträchtigt werden könnte.

Ziel

Ziel dieser Arbeit ist, anhand verschieder Implementierungen von RISC-V CPUs festzustellen, welche Unterschiede im Leakage-Verhalten zwischen verschiedenen Implementierungen von CPUs der RISC-V Plattform beobachtet bzw. gemessen werden können. Auf Basis von PROLEAD_SW wurde von uns ein Tool für die RISC-V Plattform entwickelt, mit dessen Hilfe die Probing-Security von Software, welche auf RISC-V CPUs ausgeführt wird, evaluiert werden kann. Auf Basis dieser Datenlage soll identifiziert werden, wie weit das dem Tool zugrundeliegende Leakage-Modell verändert werden muss oder parametrisierbar gemacht werden muss, um genauere Aussagen für spezifische RISC-V implementierungen zu treffen.

Aufgaben

• Gegebenenfalls Entwicklung neuer Testcases in Assembler und C
• Gegebenenfalls Durchführen von Messungen an echter Hardware
• Auswerten von Messdaten
• Entwicklung eines Konzeptes für ein Parametrisierbares Leakage-Modell
• Implementierung des Parametrisierbaren Leakage-Modells

Voraussetzungen

• Gute C, C++ und Assembler Kenntnisse
• Python Kenntnisse
• Vorkenntnisse im Umgang mit Git, GNU-Make sowie Linux
• Spaß an Softwareentwicklung

Referenzen und Literatur (Auswahl)

• Zeitschner et al., (2023). PROLEAD_SW Probing-Based Software Leakage Detection for ARM Binaries
• Ishai et al., (2003). Private Circuits: Securing Hardware against Probing Attacks
• Faust et al., (2018). Composable Masking Schemes in the Presence of Physical Defaults & the Robust Probing Model
• Marshall et al., (2021). MIRACLE: MIcRo-ArChitectural Leakage Evaluation: A study of micro-architectural power leakage across many devices

Haben wir Ihr Interesse geweckt? Kontakt: Nicolai Schmitt.