Sichere Kompilate für RISC-V

Motivation

Seitenkanal-Angriffe sind besonders kritsch, da sie die Sicherheitsannahme, dass private Daten vor einem Angreifer verborgen bleiben, brechen können. RISC-V ist eine verhältnismäßig neue CPU Plattform, welche derzeit zunehmend Verbreitung in IOT- und sicherheitskritischen Bereichen findet. Daher ist es wichtig, Seitenkanal-sichere Software für RISC-V Prozessoren entwickeln zu können.

Ziel

Ziel ist die Entwicklung eines Recompilers für RISC-V, welcher in der Lage ist, Kompilate korrekt maskierter Implementierungen, welche jedoch bedingt durch Micro-Architektur-Effekte (z.B. Hidden-States, Glitches, …) auf der Hardware Leakage aufweisen, so umzubauen, dass sie sicherer gegen Seitenkanalangriffe werden. Dies kann z.B. durch die Änderung der Reihenfolge von Operationen, das Einfügen von Pseudo-Operationen, oder anderen Mechanismen erfolgen.

Deine Aufgaben

• Literaturrecherche zu bestehenden Konzepten und Tools zur mikroarchitektur-orientierten Kompilierung oder Rekompilierung.
• Entwicklung eines Konzeptes, Implementierung eines bestehenden Konzeptes für RISC-V oder Portierung eines Konzeptes einer anderen CPU-Plattform auf RISC-V.
• Evaluation der Wirksamkeit des Konzeptes z.B. mittels Assembler-Snippets oder ganzer maskierter Cipher für RISC-V.

Voraussetzungen

• Spaß an hardwarenaher Softwareentwicklung
• Eine eigenständige Arbeitsweise

Referenzen

• Zeitschner et al., (2023). PROLEAD_SW Probing-Based Software Leakage Detection for ARM Binaries
• Gigerl et al., (2021). COCO: Co-Design and Co-Verification of Masked Software Implementations on CPUs
• Gigerl et al., (2021). Secure and Efficient Software Masking on Superscalar Pipelined Processors
• Zeitschner and Moradi, (2024). PoMMES: Prevention of Micro-architectural Leakages in Masked Embedded Software
• Shelton et al., (2021). Rosita: Towards Automatic Elimination of Power-Analysis Leakage in Ciphers
• Shelton et al., (2021). Rosita++: Automatic Higher-Order Leakage Elimination from Cryptographic Code
• Ishai et al., (2003). Private Circuits: Securing Hardware against Probing Attacks
• Faust et al., (2018). Composable Masking Schemes in the Presence of Physical Defaults & the Robust Probing Model
• Marshall et al., (2021). MIRACLE: MIcRo-ArChitectural Leakage Evaluation: A study of micro-architectural power leakage across many devices

Haben wir Ihr Interesse geweckt? Kontakt: Nicolai Schmitt.