Master PSE - Current Topics in Hardware-Security

Projekt | Master | Belegnummer 41.4806

Nicolai Schmitt, Andreas Heinemann
Dec 18, 2025

Inhalt und Ablauf

Die Sicherheit von sicherheitsrelevanter Hardware ist nicht nur von der kryptografischen Sicherheit der verwendeten Algorithmen abhängig, sondern auch von der Sicherheit der zugrunde liegenden Hardware. Bei der Seitenkanalanalyse kann ein Angreifer durch Beobachten von Hardwareeigenschaften wie z.B., dem Stromverbrauch geheime Daten in Erfahrung bringen, auch wenn die Software kryptografisch sicher ist. Daher ist es wichtig, sicher zu stellen, dass auch die Hardware und das finale Produkt aus Hardware und Software sicher ist.

Aufgaben im Bereich der Seitenkanalanalyse

Im Rahmen dieses MPSE’s werden aktuelle Themen im Bereich der Seitenkanalanalyse und Seitenkanal-Gegenmaßnahmen behandelt. Der Fokus liegt dabei auf der RISC-V CPU-Plattform.

Ziele:

  1. Entwicklung und Umsetzung von Konzepten zur Erzeugung seitenkanalsicherer Kompilate für die RISC-V CPU-Plattform.
  2. Evaluation und Validierung von Konzepten zur Erzeugung seitenkanalsicherer Kompilate für die RISC-V CPU-Plattform.
Voraussetzungen
  • Programmierkenntnisse in C/C++ oder Python
  • Interesse an hardwarenaher Softwareentwicklung
  • Interesse im Bereich der Seitenkanalanalyse
  • Erfahrungen im Umgang mit einschlägigen Tools (insbesondere GIT und Scrum)

Literatur

  1. Rosita: Towards Automatic Elimination of Power-Analysis Leakage in Ciphers

  2. Simulation-Based Software Leakage Evaluation for the RISC-V Platform

Dozenten

  • Studierende, die die Veranstaltung belegen möchten, müssen am ersten Termin teilnehmen
  • Weitere Formalia werden beim ersten Termin bekanntgegeben
  • Technische Projektwerkzeuge sind die GitLab Instanz des FBI und Elements (Chat)